PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09074347 A

(43) Date of publication of application: 18.03.97

(51) Int. CI

H03K 19/00 H01L 21/8238 H01L 27/092 H03K 19/0175 H03K 19/0948

(21) Application number: 07337473

(22) Date of filing: 25.12.95

(30) Priority:

26.06.95 JP 07159685

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(72) Inventor:

KISHI TOSHIO

KOBAYASHI SOICHI SHIMAZU YUKIHIKO


(54) MOS INTEGRATED CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide an MOS integrated circuit with which power consumption is reduced by efficiently utilizing electric charges discharged from a gate again.

SOLUTION: This circuit is operated by receiving a first voltage Vcc applied from the outside and a second voltage lower than the first voltage Vcc. This circuit is provided with one or plural intermediate voltage nodes to which any arbitrary intermediate voltage Vmid between the first voltage Vcc and the second voltage is applied, plural operating circuits 21, 22, 23 and 24 to be respectively operated among the first voltage Vcc, the second voltage and one or plural intermediate voltages Vmid applied from the intermediate voltage nodes, and a node stablizing circuit 27 for stabilizing the intermediate voltage nodes at the intermediate voltage Vmid.

COPYRIGHT: (C)1997,JPO



(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-74347

(43)公開日 平成9年(1997)3月18日


(51) Int.Cl.6		酸別記号	庁内整理番号	FI		技術表示箇所			
HOSK 19/00				H03K 19	9/00	1	A		
H01L	•	1		H01L 27/08		3 2 1 L			
	27/092			H03K 1	9/00	/00 1 0 1 F			
H03K	•			19	9/094	В			
	19/0948								
	·			客查請求	未請求	請求項の数26	OL	(全 26	頁)
(21)出願番号		特顧平7-337473		(71) 出顧人	(71) 出願人 000006013				
(m) property	•				三菱電視	農株式会社			
(22)出願日		平成7年(1995)12月25日			東京都	千代田区丸の内 二	二丁目:	2番3号	
(,,,,,,,,				(72)発明者	岸 使力	Ļ			
(31)優先権主張番号		特顯平7-159685			東京都千代田区丸の内二丁目2番3号 ヨ			三	
(32)優先日		平7 (1995) 6 月26日		菱電機株式会社内					
(33)優先権主張国		日本 (JP)		(72)発明者	小林 耳	B —			
					東京都千代田区丸の内二丁目2番3号 三				
					菱電機株式会社内				
				(72)発明者	島津	之彦			
					東京都千代田区丸の内二丁目2番3号 三				
					菱電機	朱式会社内			
				(74)代理人	弁理士 柯野 登夫				
			_						

(54) 【発明の名称】 MOS集積回路

(57) 【要約】

【課題】 ゲートが放電する電荷を効率よく再利用して 消費電力が小さいMOS集積回路の提供。

【解決手段】 外部から与えられる第1電圧Vccと第1 電圧Vccより低い第2電圧とを受けて作動するMOS集 積回路。第1電圧Vccと第2電圧との任意の中間電圧V mid が与えられる1又は複数の中間電圧ノードと、第1 電圧Vcc、第2電圧及び中間電圧ノードから与えられる 1又は複数の中間電圧Vmid の電圧間でそれぞれ作動す る複数の動作回路21,22,23,24と、中間電圧 ノードを中間電圧Vmid に安定させるためのノード安定 化回路27とを備えている。



21.23: Pチャネル形トランジスタ 22.24: Nチャネル形トランジスタ Vcc: 電源電圧

【特許請求の範囲】

【請求項1】 外部から与えられる第1電圧と第1電圧 より低い第2電圧とを受けて作動するMOS集積回路に おいて、

第1電圧と第2電圧との任意の中間電圧が与えられる1 又は複数の中間電圧ノードと、第1電圧、第2電圧及び 前記中間電圧ノードから与えられる前記1又は複数の中 間電圧の電圧間でそれぞれ作動する複数の動作回路と、 前記中間電圧ノードを前記中間電圧に安定させるための ノード安定化回路とを備えることを特徴とするMOS集 積回路。

【請求項2】 第1電圧と第2電圧との任意の中間電圧 が与えられる中間電圧ノードの内、任意の中間電圧ノー ドは、中間電圧が外部から与えられるべくなしてある請 求項1記載のMOS集積回路。

【請求項3】 複数の動作回路は、第1電圧と中間電圧との間で作動する第1の動作回路と、前記中間電圧と第2電圧との間で作動する第2の動作回路とであり、ノード安定化回路は、中間電圧が基準電圧として与えられる第1の基準電圧ノードを有し、第1の基準電圧ノードの電圧よりも中間電圧ノードの電圧が高いときは該中間電圧ノードを放電させ、第1の基準電圧ノードの電圧よりも該中間電圧ノードの電圧が低いときは該中間電圧ノードを充電して、該中間電圧ノードの電圧を第1の基準電圧ノードの電圧に安定させるべくなしてある請求項1記載のMOS集積回路。

【請求項4】 第1電圧のノード及び中間電圧ノードの間に接続された第1の容量と、第2電圧のノード及び該中間電圧ノードの間に接続された第2の容量とを備える請求項3記載のMOS集積回路。

【請求項5】 複数の動作回路は、第1電圧と中間電圧との間で作動する第1の動作回路と、前記中間電圧と第2電圧との間で作動する第2の動作回路とであり、ノード安定化回路は、複数の中間電圧が基準電圧として与えられ、該基準電圧は第2の基準電圧と第2の基準電圧より高い第3の基準電圧とであり、第2の基準電圧が与えられる第2の基準電圧ノードと、第3の基準電圧が与えられる第3の基準電圧ノードとを有し、第3の基準電圧ノードの電圧よりも中間電圧ノードの電圧が高いときは、該中間電圧ノードを放電させ、第2の基準電圧ノードの電圧よりも該中間電圧ノードの電圧が低いときは該中間電圧ノードを充電すべくなしてある請求項1記載のMOS集積回路。

【請求項6】 ノード安定化回路は、基準電圧が、内部に配置された抵抗の分圧によって生成されるべくなしてある請求項3~5の何れかに記載のMOS集積回路。

【請求項7】 ノード安定化回路は、基準電圧が、MO S集積回路の外部から与えられるべくなしてある請求項 3~5の何れかに記載のMOS集積回路。

【請求項8】 ノード安定化回路は、第1電圧、第2電 50

圧及び基準電圧の内の、互いに隣合う電圧値の電圧がそれぞれ与えられるノードの間に接続された容量を備える 諸求項3~7の何れかに記載のMOS集積回路。

【請求項9】 第1の動作回路及び第2の動作回路は、それぞれが有するPチャネル形トランジスタに与えられる基板電位が第1電圧であり、それぞれが有するNチャネル形トランジスタに与えられる基板電位が第2電圧である請求項3~9の何れかに記載のMOS集積回路。

【請求項10】 第1の動作回路は、第1電圧及び第2電圧間の振幅の入力信号を第1電圧及び中間電圧間の振幅の信号に変換する第1のレベル変換回路を有し、第2の動作回路は、第1電圧及び第2電圧間の振幅の入力信号を前記中間電圧及び第2電圧間の振幅の信号に変換する第2のレベル変換回路を有する請求項3~10の何れかに記載のMOS集積回路。

【請求項11】 第1の動作回路は、第1電圧及び中間電圧間の振幅の出力信号を第1電圧及び第2電圧間の振幅の信号に変換して出力する第3のレベル変換回路を有し、第2の動作回路は、前記中間電圧及び第2電圧間の振幅の出力信号を第1電圧及び第2電圧間の振幅の信号に変換して出力する第4のレベル変換回路を有する請求項10記載のMOS集積回路。

【請求項12】 第1の動作回路は、クロックを分配するための1又は複数のクロックバッファ回路を有する第1のクロックドライバ回路を備え、第2の動作回路は、1又は複数の前記クロックバッファ回路を有する第2のクロックドライバ回路を備えて、第1のクロックドライバ回路に与えられるクロックと第2のクロックドライバ回路に与えられるクロックとは、半周期ずれるべくなしてある請求項10又は11に記載のMOS集積回路。

【請求項13】 第1のクロックドライバ回路及び第2のクロックドライバ回路は、それぞれのクロックバッファ回路の数が等しく、また、それぞれのクロックドライバ回路内においてクロックが与えられる順番が等しいそれぞれのクロックバッファ回路は、ドライブ能力が等しい請求項12記載のMOS集積回路。

【請求項14】 第1のクロックドライバ回路及び第2のクロックドライバ回路は、それぞれのクロックドライバ回路内においてクロックが与えられる順番が等しいそれぞれのクロックバッファ回路同士を対にし隣接して配置した請求項13記載のMOS集積回路。

【請求項15】 第1の動作回路は、Nビット(Nは自然数)からなる多ビット構成の機能ブロックの、 $nビット分 (1 \le n \le N-1)$ を作動させる第1のビット部分を備え、第2の動作回路は、前記機能ブロックの、mビット分 (m=N-n) を作動させる第2のビット部分を備える請求項 $10\sim14$ の何れかに記載のMOS集積回路。

【請求項16】 第1のビット部分と第2のビット部分とは、ビット数が等しい(n=m, Nは偶数)請求項1

30

3

5記載のMOS集積回路。

【請求項17】 Nビットからなる多ビット構成の機能 ブロックは、バスドライバを備える請求項15又は16 記載のMOS集積回路。

【請求項18】 Nビットからなる多ビット構成の機能 ブロックは、メモリを備える請求項15~17の何れか に記載のMOS集積回路。

【請求項19】 Nビットからなる多ビット構成の機能 ブロックは、データパス部を備える請求項15~18の 何れかに記載のMOS集積回路。

【請求項20】 Nビットからなる多ビット構成の機能 ブロックは、第1のビット部分と第2のビット部分とを それぞれ複数に分割し、複数に分割した第1のビット部 分の分割片と複数に分割した第2のビット部分の分割片 とを交互に配置した請求項15~19の何れかに記載の MOS集積回路。

【請求項21】 交互に配置した、複数に分割した第1 のビット部分の分割片と複数に分割した第2のビット部 分の分割片とは、その境界に中間電圧の配線がなされた 請求項15~20の何れかに記載のMOS集積回路。

【請求項22】 1 又は複数の第1の動作回路よりなるレイアウトブロックと、1 又は複数の第2の動作回路よりなるレイアウトブロックとを備えた請求項3~21の何れかに記載のMOS集積回路。

【請求項23】 第1の動作回路よりなるレイアウトブロックと第2の動作回路よりなるレイアウトブロックとの境界に中間電圧の配線をなしてある請求項22記載のMOS集積回路。

【請求項24】 動作回路は、ソースに中間電圧が与えられるトランジスタの基板電位を、外部からの信号により複数の任意の電圧に切り替える基板電位供給回路を備える請求項1又は2記載のMOS集積回路。

【請求項25】 第1の動作回路は、ソースに中間電圧が与えられるNチャネル形トランジスタの基板電位を、外部からの信号により複数の任意の電圧に切り替える第1の基板電位供給回路を備え、第2の動作回路は、ソースに中間電圧が与えられるPチャネル形トランジスタの基板電位を、前記外部からの信号により複数の任意の電圧に切り替える第2の基板電位供給回路を備える請求項3~8,10~23の何れかに記載のMOS集積回路。

【請求項26】 第1の基板電位供給回路が、ソースに中間電圧が与えられるNチャネル形トランジスタの基板電位を中間電圧に切り替えるときは、第2の基板電位供給回路は、ソースに中間電圧が与えられるPチャネル形トランジスタの基板電位を中間電圧に切り替え、第1の基板電位供給回路が、前記Nチャネル形トランジスタの基板電位と第2電圧に切り替えるときは、第2の基板電位供給回路は、前記Pチャネル形トランジスタの基板電位を第1電圧に切り替えるべくなしてある請求項25記載のMOS集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、電源を複数のレベルに分割し、それぞれのレベルで独立した回路を作動させるように構成した多層電源方式のMOS集積回路(MOS IC=Metal Oxide Semiconductor Integrat ed Circuits)に関するものである。

[0002]

【従来の技術】従来のMOS ICは、IC外部から単 10 一の電源レベルを与えられ、その電源レベルを基本としてフルスイング動作する構成が一般的であった。一部の MOSICには、消費電力を低減させる目的で、IC外部から与えられた単一の電源レベルを、内部で降圧して使用しているものもある。

【0003】図32は、従来の電源供給の1例を示す。 これは、Pチャネル形トランジスタ(以下、PchTr と称す)3201とNチャネル形トランジスタ(以下、 NchTrと称す) 3202とがドレイン同士で接続さ れ、PchTr3201のソースに電源電圧Vccが与え られ、NchTr3202のソースが接地されたインバ ータの例である。このインバータは、両Trのゲートへ 与えられる入力信号に従って、両Trの何れかがオンに なり、インバータの出力ノード(節点)である両Tェの ドレインと接地端子との間に接続された負荷容量320 3に対して、充放電していることを示している。この例 に示すように、従来のMOS ICのような電源方式で は、例えば1つのインバータの出力が立ち上がり、立ち 下がることによって、その出力ノードにある負荷容量の 充電と放電とが起きる。そして、この1回の立ち上がり と立ち下がりとの組で、電力が消費されてしまうことに

[0004]

【発明が解決しようとする課題】従来のMOS ICの 電源供給は、以上のように構成されているので、トラン ジスタのゲートの放電時に電荷が接地レベルに流れてし まい、消費電力が大きくなるなどの問題点があった。

【0005】本発明は、上述のような事情に鑑みてなされたものであり、第1~23発明では、外部から与えられる第1電圧と第1電圧より低い第2電圧との任意の中間電圧が与えられる1又は複数の中間電圧ノードと、第1電圧、第2電圧及び中間電圧ノードから与えられる1又は複数の中間電圧の電圧間でそれぞれ作動する複数の動作回路と、中間電圧ノードを中間電圧に安定させるためのノード安定化回路とを設けることにより、トランジスタのゲートが放電する電荷を効率よく再利用して消費電力が小さいMOS ICを得ることを目的とする。

【0006】第24~26発明では、ソースに中間電圧 が与えられるトランジスタの基板電位を、外部からの信 号により複数の任意の電圧に切り替える基板電位供給回 50 路を動作回路に設けることにより、第1~23発明にお

いて、ソースに中間電圧が与えられるトランジスタの基板電位を任意の所定電圧として、トランジスタの動作を高速にし、また、トランジスタの動作が低速で良いときは、トランジスタの基板電位を第1電圧、第2電圧又は任意の所定電圧にしてリーク電流を減少させ、トランジスタのゲートが放電する電荷を効率よく再利用して消費電力が小さいMOS ICを得ることを目的とする。【0007】

【課題を解決するための手段】本発明の第1発明に係るMOS集積回路は、外部から与えられる第1電圧と第1電圧より低い第2電圧とを受けて作動するMOS集積回路において、第1電圧と第2電圧との任意の中間電圧が与えられる1又は複数の中間電圧ノードと、第1電圧、第2電圧及び前記中間電圧ノードから与えられる前記1又は複数の中間電圧の電圧間でそれぞれ作動する複数の動作回路と、前記中間電圧ノードを前記中間電圧に安定させるためのノード安定化回路とを備えることを特徴とする。

【0008】第1発明に係るMOS集積回路では、複数の動作回路が、第1電圧、第2電圧及び中間電圧ノードから与えられる中間電圧の電圧間でそれぞれ作動して、中間電圧ノードを充放電する。このとき、同じ中間電圧ノードでは、充放電が相殺し合って電荷の補充が不要になることがあり、その分の電力を消費しない。ノード安定化回路は、充放電が相殺し切れないことにより生じる、中間電圧ノードの電圧の振れを、中間電圧ノードの電荷を抜く(放電)か補充(充電)して安定させる。

【0009】第2発明に係るMOS集積回路は、中間電 圧ノードの内、任意のものは、それぞれの中間電圧が外 部から与えられるべくなしてあることを特徴とする。

【0010】第2発明に係るMOS集積回路では、中間電圧ノードの内、任意のものは、それぞれの中間電圧が外部から与えられるので、その外部から与えられる中間電圧のノードを挟んで、第1電圧側にある中間電圧ノードと第2電圧側にある中間電圧ノードとが影響し合わないようにできる。

【0011】第3発明に係るMOS集積回路は、複数の動作回路は、第1電圧と中間電圧との間で作動する第1の動作回路と、前記中間電圧と第2電圧との間で作動する第2の動作回路とであり、ノード安定化回路は、中間電圧が基準電圧として与えられる第1の基準電圧ノードを有し、第1の基準電圧ノードの電圧よりも中間電圧ノードの電圧が高いときは該中間電圧ノードを放電させ、第1の基準電圧ノードの電圧よりも該中間電圧ノードの電圧が低いときは該中間電圧ノードを充電して、該中間電圧ノードの電圧を第1の基準電圧ノードの電圧に安定させるべくなしてあることを特徴とする。

【0012】第3発明に係るMOS集積回路では、第1の動作回路が、第1電圧と中間電圧との間で作動し、第2の動作回路が、中間電圧と第2電圧との間で作動し

て、中間電圧ノードを充放電する。このとき、中間電圧ノードでは、充放電が相殺し合って電荷の補充が不要になることがあり、その分の電力を消費しない。ノード安定化回路は、充放電が相殺し切れず、中間電圧ノードの電圧が低下して、第1の基準電圧ノードの電圧が低くなったときは、中間電圧ノードを充電する。中間電圧ノードの電圧が上昇して、第1の基準電圧ノードの電圧よりも中間電圧ノードの電圧が高くなったときは、中間電圧ノードを放電させる。ノード安定化回路は、これにより、中間電圧ノードの電圧を基準電圧ノードの電圧に安定させる。

【0013】第4発明に係るMOS集積回路は、第1電圧のノード及び中間電圧ノードの間に接続された第1の容量と、第2電圧のノード及び該中間電圧ノードの間に接続された第2の容量とを備えることを特徴とする。

【0014】第4発明に係るMOS集積回路では、第1電圧のノード及び中間電圧ノードの間に接続された第1の容量と、第2電圧のノード及び中間電圧ノードの間に接続された第2の容量とを備えているので、第1電圧及び第2電圧が変動した場合の影響を小さくできる。

【0015】第5発明に係るMOS集積回路は、複数の動作回路は、第1電圧と中間電圧との間で作動する第1の動作回路と、前記中間電圧と第2電圧との間で作動する第2の動作回路とであり、ノード安定化回路は、複数の中間電圧が基準電圧として与えられ、該基準電圧は第2の基準電圧と第2の基準電圧より高い第3の基準電圧とであり、第2の基準電圧が与えられる第2の基準電圧ノードと、第3の基準電圧ノードの電圧よりも中30間電圧ノードの電圧が高いときは、該中間電圧ノードを放電させ、第2の基準電圧ノードの電圧よりも該中間電圧ノードの電圧が低いときは該中間電圧ノードを充電すべくなしてあることを特徴とする。

【0016】第5発明に係るMOS集積回路では、第1の動作回路が、第1電圧と中間電圧との間で作動し、第2の動作回路が、中間電圧と第2電圧との間で作動して、中間電圧ノードを充放電する。このとき、中間電圧ノードでは、充放電が相殺し合って電荷の補充が不要になることがあり、その分の電力を消費しない。ノード安定化回路は、第3の基準電圧ノードの電圧よりも中間電圧ノードの電圧が高いときは、中間電圧ノードを放電させ、第2の基準電圧ノードの電圧よりも中間電圧ノードの電圧が低いときは該中間電圧ノードを充電して、必要以上に過敏に反応することを抑制する。

【0017】第6発明に係るMOS集積回路は、ノード 安定化回路は、基準電圧が、内部に配置された抵抗の分 圧によって生成されるべくなしてあることを特徴とす る。

【0018】第6発明に係るMOS集積回路では、ノード安定化回路は、基準電圧が、内部に配置された抵抗の

分圧によってそれぞれ生成されるので、外部から基準電 圧を与える必要がない。

【0019】第7発明に係るMOS集積回路は、ノード 安定化回路は、基準電圧が、MOS集積回路の外部から 与えられるべくなしてあることを特徴とする。

【0020】第7発明に係るMOS集積回路では、ノード安定化回路は、基準電圧が、MOS集積回路の外部から与えられるので、中間電圧を容易に調節することができ、動作マージン等で問題が生じた場合でも対応が可能である。

【0021】第8発明に係るMOS集積回路は、ノード安定化回路は、第1電圧、第2電圧及び基準電圧の内の、互いに隣合う電圧値の電圧がそれぞれ与えられるノードの間に接続された容量を備えることを特徴とする。

【0022】第8発明に係るMOS集積回路では、ノード安定化回路は、第1電圧、第2電圧及び基準電圧の内の、互いに隣合う電圧値の電圧がそれぞれ与えられるノードの間に接続された容量を備えているので、第1電圧及び2電圧が変動した場合の影響を小さくできる。

【0023】第9発明に係るMOS集積回路は、第1の動作回路及び第2の動作回路は、それぞれが有するPチャネル形トランジスタに与えられる基板電位が第1電圧であり、それぞれが有するNチャネル形トランジスタに与えられる基板電位が第2電圧であることを特徴とする。

【0024】第9発明に係るMOS集積回路では、第1の動作回路及び第2の動作回路は、それぞれが有するPチャネル形トランジスタが与えられる基板電位が第1電圧であり、それぞれが有するNチャネル形トランジスタが与えられる基板電位が第2電圧であるので、それぞれが与えられる基板電位が第2電圧であるので、それぞれが有するトランジスタの即動能力が安定しまた増大する。また、それぞれが有するトランジスタの即一ク電流が減少する。また、それぞれが有するトランジスタの配置が容易である。

【0025】第10発明に係るMOS集積回路は、第1の動作回路は、第1電圧及び第2電圧間の振幅の入力信号を第1電圧及び中間電圧間の振幅の信号に変換する第1のレベル変換回路を有し、第2の動作回路は、第1電圧及び第2電圧間の振幅の入力信号を前記中間電圧及び第2電圧間の振幅の信号に変換する第2のレベル変換回40路を有することを特徴とする。

【0026】第10発明に係るMOS集積回路では、第1のレベル変換回路が、第1電圧及び第2電圧間の振幅の入力信号を第1電圧及び中間電圧間の振幅の信号に変換するので、第1の動作回路は、第1電圧及び中間電圧間で作動できる。また、第2のレベル変換回路が、第1電圧及び第2電圧間の振幅の入力信号を中間電圧及び第2電圧間の振幅の信号に変換するので、第2の動作回路は、第1電圧及び中間電圧間で作動できる。

【0027】第11発明に係るMOS集積回路は、第1

の動作回路は、第1電圧及び中間電圧間の振幅の出力信号を第1電圧及び第2電圧間の振幅の信号に変換して出力する第3のレベル変換回路を有し、第2の動作回路は、前記中間電圧及び第2電圧間の振幅の出力信号を第1電圧及び第2電圧間の振幅の信号に変換して出力する第4のレベル変換回路を有することを特徴とする。

【0028】第11発明に係るMOS集積回路では、第3のレベル変換回路が、第1電圧及び中間電圧間の振幅の出力信号を第1電圧及び第2電圧間の振幅の信号に変物するので、第1の動作回路は、外部との信号の遣り取りができる。また、第4のレベル変換回路が、中間電圧及び第2電圧間の振幅の出力信号を第1電圧及び第2電圧間の振幅の信号に変換して出力するので、第2の動作回路は、外部との信号の遣り取りができる。

【0029】第12発明に係るMOS集積回路は、第1の動作回路は、クロックを分配するための1又は複数のクロックバッファ回路を有する第1のクロックドライバ回路を備え、第2の動作回路は、1又は複数の前記クロックバッファ回路を有する第2のクロックドライバ回路を備えて、第1のクロックドライバ回路に与えられるクロックと第2のクロックドライバ回路に与えられるクロックとは、半周期ずれるべくなしてあることを特徴とする。

【0030】第12発明に係るMOS集積回路では、第1のクロックドライバ回路に与えられるクロックと第2のクロックドライバ回路に与えられるクロックとは、半周期ずれるべくなしてあるので、第1のクロックドライバ回路と第2のクロックドライバ回路とは、反転波形の電圧で作動し、それぞれに流れる電流が相殺し合って、消費電力が減少する。

【0031】第13発明に係るMOS集積回路は、第1 のクロックドライバ回路及び第2のクロックドライバ回 路は、それぞれのクロックバッファ回路の数が等しく、 また、それぞれのクロックドライバ回路内においてクロ ックが与えられる順番が等しいそれぞれのクロックバッ ファ回路は、ドライブ能力が等しいことを特徴とする。 【0032】第13発明に係るMOS集積回路では、第 1のクロックドライバ回路及び第2のクロックドライバ 回路は、それぞれのクロックバッファ回路の数が等し く、また、それぞれのクロックドライバ回路内において クロックが与えられる順番が等しいそれぞれのクロック バッファ回路は、ドライブ能力が等しいので、それぞれ に流れる電流が相殺し易くなり、消費電力が減少する。 【0033】第14発明に係るMOS集積回路は、第1 のクロックドライバ回路及び第2のクロックドライバ回 路は、それぞれのクロックドライバ回路内においてクロ ックが与えられる順番が等しいそれぞれのクロックバッ ファ回路同士を対にし隣接して配置したことを特徴とす

【0034】第14発明に係るMOS集積回路では、第

1のクロックドライバ回路及び第2のクロックドライバ 回路は、それぞれのクロックドライバ回路内においてク ロックが与えられる順番が等しいそれぞれのクロックバ ッファ回路同士を対にし隣接して配置しているので、そ れぞれの対のクロックバッファ回路同士は、それぞれの 配線に寄生する負荷容量を等しくできる。また、それぞ れの対のクロックバッファ回路同士は隣接し、同じタイ ミングで作動するので、中間電圧ノードへの電荷供給に おいて、配線抵抗に起因する遅れが生じ難くなる。

【0035】第15発明に係るMOS集積回路は、第1の動作回路は、Nビット(Nは自然数)からなる多ビット構成の機能ブロックの、 $nビット分(1 \le n \le N-1$)を作動させる第1のビット部分を備え、第2の動作回路は、前記機能ブロックの、mビット分(m=N-n)を作動させる第2のビット部分を備えることを特徴とする。

【0036】第15発明に係るMOS集積回路では、第1の動作回路は、Nビット(Nは自然数)からなる多ビット構成の機能ブロックの、nビット分(1≦n≦N-1)を作動させる第1のビット部分を備え、第2の動作20回路は、前記機能ブロックの、mビット分(m=N-n)を作動させる第2のビット部分を備えているので、第1のビット部分と第2のビット部分とは、それぞれに流れる電流が相殺し合って、消費電力が減少する。

【0037】第16発明に係るMOS集積回路は、第1のビット部分と第2のビット部分とは、ビット数が等しい(n=m, Nは偶数)ことを特徴とする。

【0038】第16発明に係るMOS集積回路では、第 1のビット部分と第2のビット部分とは、ビット数が等 しい(n=m, Nは偶数)ので、それぞれに流れる電流 30 が相殺し合って、消費電力が減少する。

【0039】第17発明に係るMOS集積回路は、Nビットからなる多ビット構成の機能ブロックは、バスドライバを備えることを特徴とする。

【0040】第17発明に係るMOS集積回路では、Nビットからなる多ビット構成の機能ブロックは、大きな容量を駆動するドライバが同時にスイッチングを起こすバスドライバを備えているので、ドライバそれぞれに流れる電流が相殺し合って、消費電力が減少する。

【0041】第18発明に係るMOS集積回路は、Nビ 40ットからなる多ビット構成の機能ブロックは、メモリを備えることを特徴とする。

【0042】第18発明に係るMOS集積回路では、Nビットからなる多ビット構成の機能ブロックは、メモリを備えているので、メモリそれぞれに流れるメモリに対するアクセスが無い場合のスタンバイ電流等が相殺し合って、消費電力が減少する。

【0043】第19発明に係るMOS集積回路は、Nビットからなる多ビット構成の機能ブロックは、データパス部を備えることを特徴とする。

【0044】第19発明に係るMOS集積回路では、Nビットからなる多ビット構成の機能ブロックは、データパス部を備えているので、適当なビット単位で第1のビット部分と第2のビット部分とを交互にレイアウトすることにより、中間電圧ノードへの電荷供給において、配線抵抗に起因する遅れが生じ難くなって、消費電力が減少する。

【0045】第20発明に係るMOS集積回路は、Nビットからなる多ビット構成の機能ブロックは、第1のビット部分と第2のビット部分とをそれぞれ複数に分割し、複数に分割した第1のビット部分の分割片と複数に分割した第2のビット部分の分割片とを交互に配置したことを特徴とする。

【0046】第20発明に係るMOS集積回路では、Nビットからなる多ビット構成の機能ブロックは、第1のビット部分と第2のビット部分とをそれぞれ複数に分割し、複数に分割した第1のビット部分の分割片と複数に分割した第2のビット部分の分割片とを交互に配置しているので、中間電圧ノードへの電荷供給において、配線抵抗に起因する遅れが生じ難くなって消費電力が減少する。

【0047】第21発明に係るMOS集積回路は、交互に配置した、複数に分割した第1のビット部分の分割片と複数に分割した第2のビット部分の分割片とは、その境界に中間電圧の配線がなされたことを特徴とする。

【0048】第21発明に係るMOS集積回路では、交互に配置した、複数に分割した第1のビット部分の分割片と複数に分割した第2のビット部分の分割片とは、その境界に中間電圧の配線がなされているので、中間電圧ノードへの電荷供給において、配線抵抗に起因する遅れが生じ難くなって消費電力が減少する。

【0049】第22発明に係るMOS集積回路は、1又は複数の第1の動作回路よりなるレイアウトブロックと、1又は複数の第2の動作回路の部分よりなるレイアウトブロックとを備えたことを特徴とする。

【0050】第22発明に係るMOS集積回路では、1つ以上の第1の動作回路よりなるレイアウトブロックと、1つ以上の第2の動作回路の部分よりなるレイアウトブロックとを備えているので、それぞれに流れる電流が相殺し合って、消費電力が減少する。

【0051】第23発明に係るMOS集積回路は、第1の動作回路よりなるレイアウトブロックと第2の動作回路よりなるレイアウトブロックとの境界に中間電圧の配線をなしたことを特徴とする。

【0052】第23発明に係るMOS集積回路では、第 1の動作回路よりなるレイアウトブロックと第2の動作 回路よりなるレイアウトブロックとの境界に中間電圧の 配線をなしているので、中間電圧ノードへの電荷供給に おいて、配線抵抗に起因する遅れが生じ難くなって、消 50 **費電力が減少する**。

【0053】第24発明に係るMOS集積回路は、動作回路は、ソースに中間電圧が与えられるトランジスタの基板電位を、外部からの信号により複数の任意の電圧に切り替える基板電位供給回路を備えることを特徴とする。

【0054】第24発明に係るMOS集積回路では、動作回路に備わった基板電位供給回路が、ソースに中間電圧が与えられるトランジスタの基板電位を、外部からの信号により複数の任意の電圧に切り替える。これにより、基板電位の値に応じた漏れ電流の大小と動作速度の高低とを勘案した、動作回路の動作態様に応じて、基板電位を切り替えることができる。つまり、トランジスタの動作速度を高速にしたいときは、基板電位を任意の所定電圧にすることができ、動作速度が遅くても良いときは、トランジスタのゲートと基板との電圧差を大きくして、リーク電流を減少させることができる。

【0055】第25発明に係るMOS集積回路は、第1の動作回路は、ソースに中間電圧が与えられるNチャネル形トランジスタの基板電位を、外部からの信号により複数の任意の電圧に切り替える第1の基板電位供給回路 20を備え、第2の動作回路は、ソースに中間電圧が与えられるPチャネル形トランジスタの基板電位を、前記外部からの信号により複数の任意の電圧に切り替える第2の基板電位供給回路を備えることを特徴とする。

【0056】第25発明に係るMOS集積回路では、第1の基板電位供給回路が、第1の動作回路が有する、ソースに中間電圧が与えられるNチャネル形トランジスタの基板電位を、外部からの信号により複数の任意の所定電圧に切り替え、第2の基板電位供給回路が、第2の動作回路が有する、ソースに中間電圧が与えられるPチャネル形トランジスタの基板電位を、外部からの信号により複数の任意の所定電圧に切り替える。

【0057】これにより、基板電位の値に応じた漏れ電流の大小と動作速度の高低とを勘案した、第1の動作回路及び第2の動作回路の動作態様に応じて、それぞれが有する、ソースに中間電圧が与えられるトランジスタの基板電位を切り替えることができる。つまり、トランジスタの動作速度を高速にしたいときは、基板電位を任意の所定電圧にすることができ、動作速度が遅くても良いときは、トランジスタのゲートと基板との電圧差を大き40くして、リーク電流を減少させることができる。

【0058】第26発明に係るMOS集積回路は、第1の基板電位供給回路が、ソースに中間電圧が与えられるNチャネル形トランジスタの基板電位を中間電圧に切り替えるときは、第2の基板電位供給回路は、ソースに中間電圧が与えられるPチャネル形トランジスタの基板電位を中間電圧に切り替え、第1の基板電位供給回路が、前記Nチャネル形トランジスタの基板電位使給回路は、前記Pチャネル形トランジスタの基板電位を第1電圧に切り替50

えるべくなしてあることを特徴とする。

【0059】第26発明に係るMOS集積回路では、第1の基板電位供給回路が、ソースに中間電圧が与えられるNチャネル形トランジスタの基板電位を中間電圧に切り替えるときは、それに同期して、第2の基板電位供給回路が、ソースに中間電圧が与えられるPチャネル形トランジスタの基板電位を中間電圧に切り替える。また、第1の基板電位供給回路が、前記Nチャネル形トランジスタの基板電位を第2電圧に切り替えるときは、それに同期して、第2の基板電位供給回路が、前記Pチャネル形トランジスタの基板電位を第1の電圧に切り替える。

【0060】これにより、基板電位の値に応じた漏れ電流の大小と動作速度の高低とを勘案した、第1の動作回路及び第2の動作回路の動作態様の変化に同期して、第1の動作回路及び第2の動作回路それぞれが有する、ソースに中間電圧が与えられるトランジスタの基板電位を切り替える。このとき、一方が有するトランジスタの基板電位が中間電圧となるときは、他方が有するトランジスタの基板電位も中間電圧となる。

0 [0061]

【発明の実施の形態】以下に本発明の実施の形態を、それを示す図面を参照しながら説明する。

実施の形態1.図1は、本発明に係るMOS IC(MOS集積回路)の実施の形態1の構成を示すブロック図であり、電源電圧Vccと接地電位とが与えられたMOSIC1が、単一の電源(電圧)Vccを印加されていることを示している。

【0062】図2は、MOS IC1の電源供給方式について説明するためのブロック図である。ここでは、Pチャネル形トランジスタ(以下、PchTrと称す)21とNチャネル形トランジスタ(以下、NchTrと称す)22とがドレイン同士で接続され、PchTr21のソースに電源電圧Vccが与えられたインバータと、PchTr23とNchTr24とがドレイン同士で接続され、NchTr24のソースが接地されたインバータとが、NchTr22とPchTr23とのソース同士で接続されている。

【0063】NchTr22とPchTr23との接続ノード(節点)は、例えば電源電圧Vccの1/2の中間電圧Vmidを出力する中間電圧用電源(ノード安定化回路)27の出力端子が接続され、中間電圧ノードになっている。PchTr21,23の基板電位は電源電圧Vccが与えられ、NchTr22,24の基板電位は接地されている。PchTr21とNchTr22とのドレイン同士の接続ノード(インバータの出力ノード)Aには、寄生の負荷容量25が存在し、PchTr23とNchTr24とのドレイン同士の接続ノードBには、寄生の負荷容量26が存在する。

【0064】 PchTr21とNchTr22とからなるインバータ(第1の動作回路の例、単純化のために1

つで代表させる。)は、電源電圧Vcc~中間電圧Vmid の範囲の高圧側レベルで作動させ、PchTr23とNchTr24とからなるインバータ(第2の動作回路の例、単純化のために1つで代表させる。)は、中間電圧Vmid ~接地電位の範囲の低圧側レベルで作動させる。ここで、各インバータの能力、寄生の負荷容量25,26が同じで、スイッチングのタイミングも同一、さらに信号レベルの遷移方向が反対である場合を考える。この場合、各インバータの出力波形は図4に示すようになる。出力ノードAの電圧の立ち上がり(出力ノードBの電圧の立ち下がり)(時刻a)では、NchTr24とPchTr21とがオンしており、負荷容量25は電荷が蓄えられ、負荷容量26は電荷が放出される。

【0065】出力ノードAの電圧の立ち下がり(出力ノードBの電圧の立ち上がり)(時刻b)では、PchTr23とNchTr22とがオンしており、負荷容量26は電荷が蓄えられ、負荷容量25は電荷が放出される。このとき、電荷再分布が生じるが、2つの容量25,26が同じなので中間電圧Vmidは中間電圧用電源27から電荷の供給がなされなくても一定に保たれる。つまり、負荷容量25の電荷が、NchTr22とPchTr23との接続ノードを通じて移動し、負荷容量26の充電に再利用されたことになる。

【0066】ソース側に中間電圧Vmid が与えられるN chTr22は、基板電位が中間電圧Vmid ではなく接地されている。これは、基板電位を、変動する可能性のある中間電圧Vmid にすると、Trの駆動能力が変化してしまうためである。基板電位を接地すると、駆動能力が安定するだけでなく、駆動能力が増大する。また、基板電位を下げると、基板効果によって関値電圧Vthが上30がり、リーク電流が減少する効果がある。また、基板電位を接地すると、MOS IC上のレイアウトが容易になる。つまり、基板電位を与えるために、MOS IC1上に中間電圧Vmid のためのウエルを作成するのは、レイアウトを難しくする。同様の理由により、ソース側に中間電圧Vmid が与えられるPchTr23は、基板電位が中間電圧Vmid ではなく電源電圧Vccになっている。

【0067】2つのインバータのスイッチングタイミングがずれて、負荷容量25の電荷の一部が、負荷容量26の充電に再利用されないときは、不足した電荷は、中間電圧用電源27から供給される。尚、上述では、単純化のために、第1動作回路及び第2動作回路をそれぞれインバータ1つ宛で説明したが、第1動作回路及び第2動作回路の規模がより大きい場合でも同様のことが言える

【0068】図3は、中間電圧用電源27の構成例を示す回路図である。中間電圧用電源27は、直列接続された2つの抵抗36,37の、抵抗36の他端に電源電圧 Vccが与えられ、抵抗37の他端が接地されている。抵50

抗36,37の接続点には、他端に電源電圧Vccが与えられた容量30と、他端が接地された容量39とが接続されている。抵抗36,37の接続点の、抵抗36と抵抗37との電源電圧Vccの分圧は、第1基準電圧Vrefとして、OPアンプ31の非反転入力端子とOPアンプ32の反転入力端子とへ与えられている。

【0069】OPアンプ31の出力端子は、電源電圧Vccがドレイン接続されたNchTr33のゲートへ接続され、OPアンプ32の出力端子は、ソース接地されたNchTr34のゲートへ接続されている。OPアンプ31の反転入力端子とOPアンプ32の非反転入力端子とは、共通接続されたNchTr33のソースとNchTr34のドレインとに共通接続されている。NchTr33のソースとNchTr34のドレインとの共通接続されている。NchTr33のソースとNchTr34のドレインとの共通接続されている。NchTr33のソースとNchTr34のドレインとの共通接続点は、中間電圧Vmidが生成され、中間電圧ノードになっている。NchTr33の基板電位及びNchTr34の基板電位は接地されている。

【0070】第1基準電圧Vref は中間電圧Vmid の電位を決める基準電圧である。第1基準電圧Vref は抵抗36,37の比で決められる。中間電圧Vmid が第1基準電圧Vref よりも低下したとき、OPアンプ31がそれを検出し、NchTr33をオンさせて、中間電圧Vードに電荷を供給する。反対に中間電圧Vmid が第1基準電圧Vref よりも上昇したとき、OPアンプ32がそれを検出し、NchTr34をオンさせて、中間電圧ノードから電荷を引き抜く。中間電圧ノードに容量38と容量35とを付加しているのは、電源電圧Vccと接地電位のレベルとが変動したときの影響を小さくし、中間電圧Vmid を安定させるためである。容量38,35は、中間電圧Vmid を安定化させるための十分な大きさを有し、また、大きさがほぼ同じである。

【0071】尚、上述では、第1基準電圧は抵抗の分圧で得ているが、第1基準電圧をMOS IC1の外部から与えるようにしても良い。この場合、第1の基準電圧を容易に調節することができ、動作マージン等で問題が生じた場合でも対応が可能である。また、中間電圧用電源27内の容量38,35は、中間電圧用電源27に含めず、中間電圧用電源27外で中間電圧ノードに接続する場合も、上述と同様である。

【0072】実施の形態2. 図5は、本発明に係るMOSICの実施の形態2に使用される中間電圧用電源27aの構成例を示す回路図である。中間電圧用電源27aは、直列接続された3つの抵抗506,507,508の、抵抗506の他端に電源電圧Vccが与えられ、抵抗508の他端が接地されている。抵抗506,507の接続点には、他端に電源電圧Vccが与えられた容量509が接続され、抵抗507,508の接続点には、他

15 端が接地された容量511が接続され、抵抗507に は、容量510が並列に接続されている。

【0073】抵抗507,508の接続点の、抵抗506,507と抵抗508との電源電圧Vccの分圧は、第2基準電圧Vref1として、OPアンプ501の非反転入力端子へ与えられている。抵抗506,507の接続点の、抵抗506と抵抗507,508との電源電圧Vccの分圧は、第3基準電圧Vref2として、OPアンプ502の反転入力端子へ与えられている。

【0074】OPアンプ501の出力端子は、電源電圧 Vccがドレイン接続されたNchTr503のゲートへ接続され、OPアンプ502の出力端子は、ソース接地されたNchTr504のゲートへ接続されている。OPアンプ501の反転入力端子とOPアンプ502の非反転入力端子とは、共通接続されたNchTr503のソースとNchTr504のドレインとに共通接続されている。NchTr503のソースとNchTr504のドレインとの共通接続点には、他端に電源電圧Vccが与えられた容量512と、他端が接地された容量505とが接続されている。

【0075】NchTr503のソースとNchTr504のドレインとの共通接続点は、中間電圧Vmidが生成され、中間電圧ノードになっている。NchTr503,504の基板電位は接地されている。その他の実施の形態2のMOS ICの構成は、実施の形態1の構成と同様であるので、説明を省略する。

【0076】第2基準電圧Vref1と第3基準電圧Vref2とは抵抗506,507,508の比で決められる。ここで、第2基準電圧Vref1と第3基準電圧Vref2との関係は、Vref2>Vref1である。中間電圧ノードの中間電30圧Vmidが第2基準電圧Vref1よりも低下したとき、OPアンプ501がそれを検出し、NchTr503をオンさせて、中間電圧ノードに電荷を供給する。反対に、中間電圧ノードの中間電圧Vmidの電位が第3基準電圧Vref2よりも上昇したとき、OPアンプ502がそれを検出し、NchTr504をオンさせて、中間電圧ノードから電荷を引き抜く。

【0077】中間電圧用電源27aの、中間電圧用電源27(図3)との違いは、第2基準電圧Vref1~第3基準電圧Vref2の電圧範囲(不感帯)では、2つのOPア40ンプ501,502が作動しないことである。この電圧範囲の間では、容量512,505の電荷が中間電圧ノードの中間電圧Vmidを安定化するために使われる。これによって、中間電圧用電源27aが必要以上に過敏に反応することを押さえることができる。

【0078】中間電圧ノードに容量512と容量505とを付加しているのは、電源電圧Vccと接地電位のレベルとが変動したときの影響を小さくし、中間電圧Vmidを安定させるためである。容量512,505は、中間電圧Vmid を安定化させるための十分な大きさを有し、

また、大きさがほぼ同じである。また、容量509,510,511も、第2基準電圧Vref1と第3基準電圧Vref2とを安定化させるのための十分な大きさを有している。尚、上述では、第2基準電圧Vref1と第3基準電圧Vref2とは抵抗の分圧で得ているが、第2基準電圧Vref1、第3基準電圧Vref2をMOS IC1の外部から与えるようにしても良い。この場合、中間電圧Vmid の許容範囲を自由に変更することができ、動作マージン等で問題が生じた場合でも対応が可能である。

【0079】図6は、本実施の形態の場合の図2に示した動作回路の出力波形を示している。図6に示すように、出力ノードAと出力ノードBの出力のタイミングが多少ずれたときも、中間電圧Vmid が多少ふらつくものの、第2基準電圧Vref1~第3基準電圧Vref2の範囲で、中間電圧用電源27aから電荷供給を受けないように作動させることができる。その他の実施の形態2のMOS ICの動作は、実施の形態1の動作と同様であるので、説明を省略する。

【0080】実施の形態3.図7は、本発明に係るMOSICの実施の形態3に使用される中間電圧用電源27bの構成例を示す回路図である。中間電圧用電源27bは、中間電圧用電源27a(図5)のOPアンプ501、502がレギュレータに置き代わったものである。中間電圧用電源27bは、直列接続された3つの抵抗74、75、76の、抵抗74の他端に電源電圧Vccが与えられ、抵抗76の他端が接地されている。抵抗74、75の接続点には、他端に電源電圧Vccが与えられた容量77が接続され、抵抗75、76の接続点には、他端が接地された容量79が接続され、抵抗75には、容量78が並列に接続されている。

【0081】抵抗75,76の接続点の、抵抗74,75と抵抗76との分圧は、第2基準電圧Vref1として、第1レギュレータ71に与えられている。抵抗74,75の接続点の、抵抗74と抵抗75,76との電源電圧Vccの分圧は、第3基準電圧Vref2として、第2レギュレータ72に与えられている。第1レギュレータ71の出力端子と第2レギュレータ72の出力端子とは共通接続され、その共通接続点には、他端に電源電圧Vccが与えられた容量70と、他端が接地された容量73とが接続されている。第1レギュレータ71及び第2レギュレータ72の出力端子の共通接続点には、中間電圧Vmidが生成され、中間電圧ノードになっている。

【0082】図8は、第1レギュレータ71の構成例を示した回路図である。第1レギュレータ71は、カレントミラー回路を用いており、直列接続されたPchTrとNchTrのTr対を2対並列接続し、PchTr801、802のソースに電源電圧Vccを与え、NchTr803、804のソースと接地端子との間に、定電流源としてNchTr805を接続している。一方のTr50対のPchTr801及びNchTr803の共通接続

されたドレインは、各PchTr801,802のゲートに接続している。NchTr805のゲートは、抵抗809を介して電源電圧Vccに接続されると共に、ソースが接地されゲートとドレインとが接続されたNchTr808のドレインに接続されている。

17

【0083】第2基準電圧Vref1は、バックゲートとソースとが接続されたPchTr807のソースに与えられている。PchTr807のゲートは接地され、ドレインはNchTr803のゲートに接続されている。NchTr803のゲートには、他方が接地された容量811が接続されている。他方のTr対のPchTr802及びNchTr804の共通接続されたドレインは、ドレインが抵抗810を介して電源電圧Vccに接続されたNchTr806のゲートに接続されている。NchTr806のソースは、バックゲートと接続され、中間電圧Vcidが生成される中間電圧ノードになっている。

【0084】NchTr806のドレインとPchTr801,802のゲートとの間には容量812が接続されている。PchTr801,802の基板電位には電 20源電圧Vccが与えられ、NchTr805,808の基板電位は接地されている。

【0085】NchTr803のドレイン電流は、第2基準電圧Vref1により決定され、それに伴いPchTr801、802のゲート電圧が決まる。そのため、PchTr802のドレイン電流は、第2基準電圧Vref1により決められている。一方、NchTr804のドレイン電流は、中間電圧Vmidにより決定される。中間電圧Vmidが第2基準電圧Vref1より高いときは、PchTr802のドレイン電流とNchTr804のドレイン電流とは等しく、NchTr806のゲート電圧は変化せず、第1レギュレータは定常状態を保つ。中間電圧Vmidが第2基準電圧Vref1より低下したときは、NchTr804のドレイン電流が減少するので、PchTr804のドレイン電流とNchTr804のドレイン電流とNchTr804のドレイン電流とNchTr804のドレイン電流とNchTr804のドレイン電流とNchTr804のドレイン電流とNchTr804のドレイン電流とNchTr804のドレイン電流とNchTr804のドレイン電流とNchTr804のドレイン電流とNchTr804のドレイン電流とが等しくなるように、NchTr806のゲート電圧が変動し、それに伴い、中間電圧Vmidが上昇する。

【0086】図9は、第2レギュレータ72の構成例を示した回路図である。第2レギュレータ72は、カレントミラー回路を用いており、直列接続されたPchTrとNchTrのTr対を2対並列接続し、PchTr901,902のソースに電源電圧Vccを与え、NchTr903,904のソースと接地端子との間に、定電流源としてNchTr905を接続している。一方のTr対のPchTr901及びNchTr903の共通接続されたドレインは、各PchTr901,902のゲートに接続している。NchTr905のゲートは、抵抗909を介して電源電圧Vccに接続されると共に、ソースが接地されゲートとドレインとが接続されたNchTr908のドレインに接続されている。

【0087】第3基準電圧Vref2は、バックゲートとソースとが接続されたPchTr907のソースに与えられている。PchTr907のゲートは接地され、ドレインはNchTr903のゲートに接続されている。NchTr903のゲートには、他方が接地された容量911が接続されている。他方のTr対のPchTr902及びNchTr904の共通接続されたドレインは、ドレインが抵抗910を介して接地されたPchTr906のゲートに接続されている。PchTr906のソースは、バックゲートと接続されると共に、NchTr904のゲートに接続され、中間電圧Vmidが生成される中間電圧ノードになっている。

【0088】PchTr906のドレインとPchTr901,902のゲートとの間には容量912が接続されている。PchTr901,902の基板電位には電源電圧Vccが与えられ、NchTr905,908の基板電位は接地されている。

【0089】NchTr903のドレイン電流は、第3基準電圧Vref2により決定され、それに伴いPchTr901,902のゲート電圧が決まる。そのため、PchTr902のドレイン電流は、第3基準電圧Vref2により決められている。一方、NchTr904のドレイン電流は、中間電圧Vmidにより決定される。中間電圧Vmidが第3基準電圧Vref2より低いときは、PchTr902のドレイン電流とNchTr904のドレイン電流とは等しく、PchTr906のゲート電圧は変化せず、第2レギュレータは定常状態を保つ。

【0090】中間電圧Vmid が第3基準電圧Vref2より上昇したときは、NchTr904のドレイン電流が減少するので、PchTr902のドレイン電流とNchTr904のドレイン電流とが等しくなるように、PchTr906のゲート電圧が変動し、それに伴い、中間電圧Vmid が低下する。その他の実施の形態3のMOS

I Cの構成は、実施の形態 1 の構成と同様であるので、説明を省略する。

【0091】第1レギュレータ71は、中間電圧Vmidが第2基準電圧Vref1より低下したときは、中間電圧Vmidを上昇させる(電荷を供給する)。また、中間電圧Vmidが第3基準電圧Vref2より上昇したときは、中間電圧Vmidを低下させる(電荷を引き抜く)。従って、中間電圧用電源27bは、第2基準電圧Vref1~第3基準電圧Vref2の電圧範囲(不感帯)では作動せず、この電圧範囲の間では、容量70,73の電荷が中間電圧ノードの中間電圧Vmidを安定化するために使われる。これによって、中間電圧用電源27bが必要以上に過敏に反応することを押さえることができる。

【0092】中間電圧ノードに容量70と容量73とを付加しているのは、電源電圧Vccと接地電位のレベルとが変動したときの影響を小さくし、中間電圧Vmidを安50 定させるためである。容量70,73は、中間電圧Vmi

40

dを安定化させるための十分な大きさを有し、また、大きさがほぼ同じである。また、容量77,78,79 も、第2基準電圧Vref1と第3基準電圧Vref2とを安定化させるのための十分な大きさを有している。その他の実施の形態3のMOS ICの動作は、実施の形態1の動作と同様であるので、説明を省略する。尚、上述では、第2基準電圧Vref1と第3基準電圧Vref2とは抵抗の分圧で得ているが、第2基準電圧Vref2とは抵抗の分圧で得ているが、第2基準電圧Vref1、第3基準電圧Vref2をMOS IC1の外部から与えるようにしても良い。この場合、中間電圧Vmid の許容範囲を自由に変更することができ、動作マージン等で問題が生じた場合でも対応が可能である。

19

【0093】実施の形態4. 図10は、クロックバッフ ァ回路に本発明に係るMOS ICを適用した実施の形 態の構成を示す回路図である。このMOS ICは、ク ロックジェネレータ(図示せず)からのクロックが直接 与えられる第1のクロックドライバ回路(第1の動作回 路) 108と、クロックジェネレータからのクロックが インバータ107を介して与えられる第2のクロックド ライバ回路(第2の動作回路)109とを備えている。 【0094】第1のクロックドライバ回路108は、ク ロックジェネレータからのクロックが与えられ、電源電 圧Vcc及び接地電位間でフルスイングする信号を、電源 電圧Vcc及び中間電圧Vmid (例えばVcc/2)間の高 圧側レベルでスイングする信号に変換するレベル変換回 路101と、高圧側レベルで作動するインバータ(クロ ックバッファ回路) 102, 110, 111と、高圧側 レベルでスイングする信号を、電源電圧Vcc及び接地電 位間でフルスイングする信号(クロック)に変換し出力 するレベル変換回路103とが直列接続されている。

【0095】第2のクロックドライバ回路109は、ク ロックジェネレータからのクロックがインバータ107 を介して与えられ、電源電圧Vcc及び接地電位間でフル スイングする信号を、中間電圧Vmid 及び接地電位間の 低圧側レベルでスイングする信号に変換するレベル変換 回路104と、低圧側レベルで作動するインバータ(ク ロックバッファ回路)105,112,113と、低圧 側レベルでスイングする信号を、電源電圧Vcc及び接地 電位間でフルスイングする信号(クロック)に変換し出 力するレベル変換回路106とが直列接続されている。 [0096] ここで、インバータ102:105, 11 0:112, 111:113の対をなすインバータは同 じドライブ能力を有する。また、それぞれの対のインバ ータの寄生容量 (図示せず) も同じである。第1のクロ ックドライバ回路108及び第2のクロックドライバ回 路109は、それぞれの内部回路に、中間電圧用電源2 7から中間電圧Vmid が与えられた中間電圧ノードが接 続されている。

【0097】図11は、レベル変換回路101の構成例 を示す回路図である。レベル変換回路101は、直列接 50

続されたPchTrとNchTrのTr対を2対並列接続し、PchTr112,111のソースに電源電圧Vccを与え、NchTr113,114のソースに中間電圧ノードが接続されている。クロックジェネレータ(図示せず)からのクロックは、PchTr111のゲートと、インバータ115を介してPchTr112のゲートとに与えられている。NchTr113のゲートとNchTr114のドレインとが接続され、NchTr114のゲートとNchTr113のドレインとが接続され、NchTr111のドレインとの共通接続点(出力ノード)から、高圧側レベルでスイングする信号が出力される。

【0098】図11のようにクロスカップルする部分が NchTr113,114で構成されているので、出力 ノードは、電源電圧Vcc及び中間電圧Vmid 間の高圧側 レベルで振れることができ、中間電圧Vmid まで下がる ことができる。PchTr111,112の基板電位 は、電源電圧Vccが与えられ、NchTr113,11 4の基板電位は、接地電位が与えられている。

【0099】レベル変換回路101は、クロックジェネレータからのクロックが電源電圧Vccレベルのとき、PchTr112及びNchTr114がオンになって、中間電圧Vmid レベルの信号を出力する。クロックジェネレータからのクロックが接地電位レベルのとき、PchTr111及びNchTr113がオンになって、電源電圧Vccレベルのクロックを出力する。

【0100】図12は、レベル変換回路104の構成例を示す回路図である。レベル変換回路104は、直列接続されたPchTrとNchTrのTr対を2対並列接続し、PchTr121,122のソースに中間電圧ノードが接続され、NchTr124,123のソースが接地されている。クロックジェネレータ(図示せず)からのクロックは、NchTr123のゲートと、インバータ125を介してNchTr124のゲートとに与えられている。PchTr122のゲートとPchTr121のドレインとが接続され、PchTr121のゲートとPchTr122のドレインとが接続され、PchTr122のドレインとの共通接続点(出力ノード)から、低圧側レベルでスイングする信号が出力される。

【0101】図12のようにクロスカップルする部分が PchTr121,122で構成されているので、出力 ノードは、中間電圧Vmid 及び接地電位間の低圧側レベ ルで振れることができ、中間電圧Vmid まで上がること ができる。PchTr121,122の基板電位は、電 源電圧Vccが与えられ、NchTr123,124の基 板電位は、接地電位が与えられている。

【0102】レベル変換回路104は、クロックジェネレータからのクロックが電源電圧Vccレベルのとき、NchTr123及びPchTr121がオンになって、

接地電位レベルの信号を出力する。クロックジェネレー タからのクロックが接地電位レベルのとき、NchTr 124及びPchTr122がオンになって、中間電圧 Vmid レベルのクロックを出力する。

21

【0103】図13は、レベル変換回路103の構成例 を示す回路図である。レベル変換回路103は、直列接 続されたPchTrとNchTrのTr対を2対並列接 続し、PchTr131,132のソースに電源電圧V ccを与え、NchTrl33, 134のソースが接地さ れている。インバータ111からのクロックは、Nch Tr134のゲートと、インバータ135を介してNc hTrl33のゲートとに与えられている。PchTr 132のゲートとPchTr131のドレインとが接続 され、PchTrl3lのゲートとPchTrl32の ドレインとが接続され、PchTr132のドレインと NchTr134のドレインとの共通接続点(出力ノー ド)から、電源電圧Vcc及び接地電位間でフルスイング するクロックが出力される。

【0104】 高圧側レベルでスイングする信号をフルス イングする信号に変換する場合は、入力ノードが電源電 20 圧Vccから中間電圧Vmid までしか振れないため、図1 3のように入力ノードを、NchTrl33, 134の ゲートにしなければ差分比較が十分にできない。Pch Tr131, 132の基板電位は、電源電圧Vccが与え られ、NchTr133,134の基板電位は、接地電 位が与えられている。

【0105】レベル変換回路103は、インバータ11 1からのクロックが電源電圧Vccレベルのとき、Nch Tr134及びPchTr131がオンになって、接地 電位レベルの信号を出力する。インバータ111からの 30 クロックが中間電圧Vmid レベルのとき、NchTrl 33及びPchTr132がオンになって、電源電圧V ccレベルのクロックを出力する。

【0106】図14は、レベル変換回路106の構成例 を示す回路図である。レベル変換回路106は、直列接 続されたPchTrとNchTrのTr対を2対並列接 続し、PchTrl41, 142のソースに電源電圧V ccを与え、NchTrl43, 144のソースが接地さ れている。インバータ113からのクロックは、Pch Tr142のゲートと、インバータ145を介してPc 40 hTrl41のゲートとに与えられている。NchTr 144のゲートとNchTrl43のドレインとが接続 され、NchTrl43のゲートとNchTrl44の ドレインとが接続され、NchTrl44のドレインと PchTr142のドレインとの共通接続点(出力ノー ド)から、電源電圧Vcc及び接地電位間でフルスイング するクロックが出力される。

【0107】低圧側レベルでスイングする信号をフルス イングする信号に変換する場合は、入力ノードが中間電 圧Vmid から接地電位までしか振れないため、図14の 50 ドD (clk-lower) における信号波形を示した波形図で

ように入力ノードを、PchTr141,142のゲー トにしなければ差分比較が十分にできない。PchTr 141, 142の基板電位は、電源電圧Vccが与えら れ、NchTr143, 144の基板電位は、接地電位 が与えられている。

【0108】レベル変換回路106は、インバータ11 3からのクロックが中間電圧Vmidレベルのとき、Pc hTr141及UNchTr144がオンになって、接 地電位レベルの信号を出力する。インバータ113から 10 のクロックが接地電位レベルのとき、PchTr142 及びNchTrl43がオンになって、電源電圧Vccレ ベルのクロックを出力する。

【0109】図15は、インバータ102, 110, 1 11の構成例を示す回路図である。インバータ102 (110, 111) は、PchTrl51とNchTr 152とがドレイン同士で接続され、PchTr151 のソースに電源電圧Vccが与えられ、NchTrl52 のソースは中間電圧ノードに接続されている。PchT r 1 5 1 及びN c h T r 1 5 2 のゲートの共通接続点が 入力ノードであり、ドレインの共通接続点が出力ノード である。

【0110】PchTr151の基板電位は、電源電圧 Vccが与えられ、NchTrl52の基板電位は接地さ れている。インバータ102は、入力されたクロックが 電源電圧Vccレベルのとき、NchTrl52がオンに なって、中間電圧Vmid レベルの信号を出力する。入力 されたクロックが中間電圧Vmid レベルのとき、Pch Tr151がオンになって、電源電圧Vccレベルのクロ ックを出力する。

【0111】図16は、インバータ105, 112, 1 13の構成例を示す回路図である。インバータ105 (112, 113) は、PchTr161とNchTr 162とがドレイン同士で接続され、PchTr161 のソースが中間電圧ノードに接続され、NchTr16 2のソースが接地されている。PchTr161及びN chTr162のゲートの共通接続点が入力ノードであ り、ドレインの共通接続点が出力ノードである。

【0112】PchTrl61の基板電位は、電源電圧 Vccが与えられ、NchTrl62の基板電位は接地さ れている。インバータ105は、入力されたクロックが 中間電圧 Vmid レベルのとき、NchTr162がオン になって、接地電位レベルの信号を出力する。入力され たクロックが接地電位レベルのとき、PchTr161 がオンになって、中間電圧Vmid レベルのクロックを出 力する。その他の実施の形態4のMOS ICの構成 は、実施の形態1の構成と同様であるので、説明を省略 する。

【0113】図17は、図10に示した実施の形態4に 係るMOS ICの、ノードC (clk-upper) 及びノー ある。髙圧側レベルで作動するクロックドライバ回路 1 08と低圧側レベルで作動するクロックドライバ回路1 09との対応するノードはこの波形図に示すように、同 じスイッチングタイミングで反転波形で作動するように なっている。

23

【0114】図18は、髙圧側レベルで作動するクロッ クドライバ回路108で消費された電流 I upper 、低圧 側レベルで作動するクロックドライバ回路109で必要 とされる電流 I lower 、中間電圧用電源 2 7 から供給さ れる電流 I reg を示した波形図である。図18の時刻は 10 図17の時刻と一致している。図17と図18から、ク ロックドライバ回路がスイッチングしているときに電流 が流れていることが分かる。このスイッチングのタイミ ングは、クロックドライバ回路全体において略同じなの で、中間電圧用電源27からあまり電流供給されずに作 動している。

【0115】図19は、図10に示したMOS ICの 中間電圧Vmid の電圧波形を示した波形図である。図1 9の時刻は図18と同様に図17の時刻と一致してい る。クロックドライバ回路がスイッチングしているとき に、中間電圧Vmid が動揺していることが分かる。中間 電圧Vmid の動揺が大きいときに、中間電圧用電源27 から電流が供給されていることが図18から分かる。中 間電圧用電源27側からの電流の大部分は容量512, 505から供給されている。そのため、実際にはNch Tr503,504がオンして電源電圧Vcc又は接地電 位から供給される電流は非常に少ない。その他の実施の 形態4のMOS ICの動作は、実施の形態1の動作と 同様であるので、説明を省略する。

【0116】実施の形態5. 図20は、実施の形態4の MOS ICのレイアウトにおいて工夫を施した実施の 形態5に係るMOS ICの構成及び配置例を示す回路 図である。このMOS IC1aは、クロックを実際に 分配できるようにしたレイアウト例を示したものであ る。図10におけるインバータ102, 105, 11 0, 111, 112, 113は、それぞれ図20のもの に対応している。

[0117] 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 1/2 12, 111:113は同じドライブ能力を有しており、 図20では、これらを対にして隣合うように配置してい 40 る。こうすることによって、それぞれの対のインバータ の配線に付随する寄生の負荷容量を等しくできる。それ ぞれの対のインバータ同士は、全く同じタイミングで作 動する。同じタイミングで作動する回路を近くに置くこ とで、中間電圧ノードの電荷供給における配線抵抗によ る遅れが生じにくくなる。その他の実施の形態5のMO S ICの構成及び動作は、実施の形態4の構成及び動 作と同様であるので、説明を省略する。

【0118】 実施の形態6. 図21は、バスドライバに

を示す回路図である。バスドライバは、大きな容量を駆 動するドライバが同時にスイッチングを起こすので、本 発明を応用するのに適した回路である。この実施の形態 では、2ビット毎に高圧側レベルで動作するトライステ ートバッファ(2100, 2101~2160, 216 1)と低圧側レベルで動作するトライステートバッファ (2102, 2103~2162, 2163) とが、そ れぞれイネーブル信号線EN及びディスイネーブル信号 線ENバーに接続されて並べられている。実際のレイア ウトにおいてもビット順通りに配置する。

【0119】図22は、低圧側レベルで動作するトライ ステートバッファ2102の構成例を示す回路図であ る。トライステートバッファ2102は、直列接続され tPchTr2201, 22020, PchTr220 1のソースが中間電圧ノードに接続され、ゲートにディ スイネーブル信号線ENバーが接続されている。直列接 続されたNchTr2203, 2204の、NchTr 2204のソースが接地され、ゲートにイネーブル信号 線ENが接続されている。PchTr2202及びNc hTr2203のドレイン同士及びゲート同士が接続さ れ、それぞれの接続点が出力ノードDO(2)及び入力 ノードDI(2)になっている。PchTr2201, 2202の基板電位は、電源電圧Vccが与えられ、Nc h T r 2 2 0 3, 2 2 0 4 の基板電位は接地されてい

【0120】トライステートバッファ2102は、イネ ーブル信号線ENが中間電圧Vmidレベルのとき、Pc hTr2201及びNchTr2204がオンになり、 PchTr2202及びNchTr2203が作動可能 になる。イネーブル信号線ENが接地電位レベルのと き、PchTr2201及びNchTr2204がオフ になり、PchTr2202及びNchTr2203は 作動しない。

【0121】図23は、高圧側レベルで動作するトライ ステートバッファ2100の構成例を示す回路図であ る。トライステートバッファ2100は、直列接続され tPchTr2301, 23020, PchTr230 1のソースに電源電圧Vccが与えられ、ゲートにディス イネーブル信号線ENバーが接続されている。直列接続 thtnchTr2303, 23040, NchTr2 304のソースに中間電圧ノードに接続され、ゲートに イネーブル信号線ENが接続されている。

【0122】PchTr2302及びNchTr230 3のドレイン同士及びゲート同士が接続され、それぞれ の接続点が出力ノードDO(0)及び入力ノードDI (0) になっている。PchTr2301, 2302の 基板電位は、電源電圧Vccが与えられ、NchTr23 03,2304の基板電位は接地されている。

【0123】トライステートバッファ2100は、イネ 本発明に係るMOS ICを適用した実施の形態の構成 50 ーブル信号線ENが電源電圧Vccレベルのとき、Pch Tr2301及びNchTr2304がオンになり、P chTr2302及びNchTr2303が作動可能に なる。イネーブル信号線ENが中間電圧Vmid レベルの とき、PchTr2301及びNchTr2304がオ フになり、PchTr2302及びNchTr2303 は作動しない。

25

【0124】本実施の形態のバスドライバは、バスドラ イバ全体を中心ビットで2分した場合と比較すると、こ のように複数の組に分割して配置する方が、中間電圧ノ ードの電荷供給における配線抵抗による遅れが生じにく くなる利点がある。この例では、2ビット毎を例にして いるが、1ビット毎でも4ビット毎でも同じような効果 を生じることは明らかである。その他の実施の形態6の MOS ICの構成及び動作は、実施の形態1の構成及 び動作と同様であるので、説明を省略する。

【0125】実施の形態7. 図24は、フルアソシアテ ィブのキャッシュメモリに本発明に係るMOS ICを 適用した実施の形態の構成を示すブロック図である。こ の実施の形態では、キャッシュメモリの容量は8KB、 ラインサイズは32B、256エントリの構成である。 A (4:0) は32Bのライン内のバイト位置、A (1 2:5) はエントリ選択、A(31:13) はアドレス タグ比較に用いられる。全エントリは2つの128エン トリに分けられている。尚、A (12) = 0のとき、髙 圧側レベルで動作する回路2401のエントリ、A(1 2) = 1 のとき、低位側レベルで動作する回路 2 4 0 2 のエントリとなる。

【O 1 2 6】アドレスバス上のA(11:5) はフルス イングするレベルであるが、レベル変換部2403及び レベル変換部2406に入力されて、それぞれ高圧側レ ベル及び低圧側レベルに変換される。ここではレベル変 換後にアドレスのデコードも行われる。アドレスデコー ドされると、256エントリの中から1エントリだけが 選ばれて、アドレスタグとデータが読み出される。その エントリのタグがアドレスバス上のA(31:13)と 一致すると、データがデータバス(図示せず)に出力さ

【0127】この例では、活性化されるエントリは1つ なので、レベル変換とアドレスのデコード以外では、高 圧側レベルで動作する回路2401と低圧側レベルで動 40 作する回路2402が同時に動作することはないが、キ ャッシュに対するアクセスがない場合のスタンバイ電流 等が節約可能である。その他の実施の形態7に係るMO S ICの構成及び動作は、上述で説明した実施の形態 1に係るMOS ICの構成及び動作と同様なので、説 明を省略する。

【0128】実施の形態8. 図25は、フルアソシアテ ィブのキャッシュメモリに本発明に係るMOS ICを 適用した他の実施の形態の構成を示すブロック図であ る。この実施の形態では、キャッシュメモリの容量は8 50 アウトしているが、適当なビット単位で良いことは言う

KB、ラインサイズは32B(16B+16B)、25 6エントリの構成である。A (3:0) は16Bのライ ン内のバイト位置、A (4) は高圧側レベルと低圧側レ ベルの選択、A(12:5)はエントリ選択、A(3 1:13) はアドレスタグ比較に用いられる。高圧側レ ベルで選択されたラインは、低圧側レベルで選択された ラインと完全に対応している。

【0129】アドレスバス上のA(12:5) はフルス イングするレベルであるが、レベル変換部2503及び レベル変換部2506に入力されて、それぞれ高圧側レ ベル及び低圧側レベルに変換される。ここでは、レベル 変換後にアドレスのデコードも行われる。アドレスデコ ードされると、髙圧側レベルの回路2501と低圧側レ ベルの回路2502で同じエントリが選ばれる。この2 つのレベル変換回路は、作動する電圧レベルが異なるだ けで全く同じ機能を有する。

【0130】エントリ選択によって、高圧側レベルでは アドレスタグとデータ、低圧側レベルではデータが読み 出される。そのエントリのタグがアドレスバス上のA (31:13) と一致すると、データがデータバス(図 示せず) に出力される。この例では活性化されるエント リは1つであるが、図24の場合と違いレベル変換とア ドレスのデコードの他に、データ読み出しが同時に行わ れる。そのため、効率よく電流の再利用が可能である。 また、図24の例と同様に、キャッシュに対するアクセ スがない場合のスタンバイ電流等でも節約可能である。 その他の実施の形態8に係るMOS ICの構成及び動 作は、上述で説明した実施の形態1に係るMOS IC の構成及び動作と同様なので、説明を省略する。

【0131】図24、図25では、キャッシュメモリの 機能的な概念図を示しているが、図21のバスドライバ の例で示したように、適当なビット単位で高圧側レベル で動作する回路と低圧側レベルで動作する回路とを交互 にレイアウトすると、中間電圧ノードの電荷供給におけ る配線抵抗による遅れが生じにくくなる利点がある。上 述では、キャッシュメモリの例を述べたが、ROM,D RAM、SRAM等のメモリにおいて、高圧側レベルと 低圧側レベルとを上述したように分割構成することによ って、同じ効果が得られることは明らかである。

【0132】実施の形態9. 図26は、マイクロコンピ ュータICや信号処理用IC等に用いられるデータパス レイアウトに本発明に係るMOS ICを適用した実施 の形態の構成を示す配置図である。この実施の形態で は、データパス2601は、8ビット単位で高圧側レベ ルで作動する部分と低圧側レベルで作動する部分とを交 互に配置している。高圧側レベルで作動する部分と低圧 側レベルで作動する部分とが面している箇所には中間電 圧ノードの太い幹線が配置されている。

【0133】この実施の形態では、8ビット単位でレイ

までもない。適当なビット単位で高圧側レベルで作動する回路と低圧側レベルで作動する回路とを交互にレイアウトすると、中間電圧ノードの電荷供給における配線抵抗による遅れが生じにくくなる利点がある。

27

【0134】実施の形態10.図27は、MOS IC全体に本発明を適用した実施の形態の構成を示すブロック図である。この実施の形態では、MOS IC1bの半分が高圧側レベル動作部分2701(第1動作回路)、残りの半分が低圧側レベル動作部分2702(第2動作回路)になっている。その他の部分はフルスイン 10グで作動する。図示していないが、高圧側レベル動作部分2701と低圧側レベル動作部分2702とIC1bのI/Oバッファとの間には、それぞれ適切な信号レベルの変換回路が挿入されている。また、高圧側レベル動作部分2701と低圧側レベル動作部分2702との間には中間電圧ノードの太い幹線が配置されている。

【0135】高圧側レベル動作部分2701で消費する電流と低圧側レベル動作部分2702で消費する電流とが全く同じになることは少ないが、平均的に考えるとかなりの割合の電流を再利用可能である。この実施の形態ではMOS IC1bを2分割してレイアウトしているが、複数個に分割しても同様の効果が得られることは言うまでもない。適当な割合で分割し、高圧側レベルで動作する部分と低圧側レベルで動作する部分とを、交互にレイアウトすると、中間電圧ノードの電荷供給における配線抵抗による遅れが生じにくくなる利点がある。

【0136】実施の形態11.図28は、本発明に係るMOS ICの実施の形態11の、ソースに中間電圧が与えられたトランジスタの基板電位の供給方式を説明するためのブロック図である。ここでは、PchTr21とNchTr22とがドレイン同士で接続され、PchTr21のソースに電源電圧Vccが与えられたインバータと、PchTr23とNchTr24とがドレイン同士で接続され、NchTr24のソースが接地されたインバータとが、NchTr22とPchTr23とのソース同士で接続されている。

【0137】NchTr22とPchTr23との接続ノード(節点)は、例えば電源電圧Vccの1/2の中間電圧Vmidを出力する中間電圧用電源(ノード安定化回路)27の出力端子が接続され、中間電圧ノードになっている。PchTr23の基板電位Vbpは第2の基板電位供給回路29から与えられ、NchTr22の基板電位Vbnは第1の基板電位供給回路28から与えられている。

【0138】第1の基板電位供給回路28及び基板電位 供給回路29には、第1の動作回路及び第2の動作回路 が高速に作動する高速モードと、第1の動作回路及び第 2の動作回路が低消費電力で作動する低消費電力モード とに切り替えるモード切り替え信号MODEが与えられ ている。PchTr21とNchTr22とのドレイン 50

同士の接続ノード(インバータの出力ノード)Aには、 寄生の負荷容量25が存在し、PchTr23とNch Tr24とのドレイン同士の接続ノードBには、寄生の 負荷容量26が存在する。

【0139】PchTr21とNchTr22とからな るインバータ(第1の動作回路の例、単純化のために1 つで代表させる。)は、電源電圧Vcc~中間電圧Vmid の範囲の高圧側レベルで作動させ、PchTr23とN chTr24とからなるインバータ(第2の動作回路の 例、単純化のために1つで代表させる。)は、中間電圧 Vmid ~接地電位の範囲の低圧側レベルで作動させる。 【0140】ところで、実施の形態1の図2(図28 は、図2に第1の基板電位供給回路28及び基板電位供 給回路29が付加された構成である。) においては、ソ ースに中間電圧Vmid が与えられるNchTr22は、 基板電位が中間電圧Vmid ではなく接地されている。こ れは、実施の形態1で前述したように、基板電位を接地 すると、駆動能力が安定するだけでなく、駆動能力が増 大するためである。また、基板電位を下げると、基板効 果によって閾値電圧Vthが上がり、リーク電流が減少す る効果がある。また、基板電位を接地すると、MOS IC上のレイアウトが容易になる。同様の理由により、 ソース側に中間電圧Vmid が与えられるPchTr23 は、基板電位が中間電圧Vmid ではなく電源電圧Vccに なっている。

【0141】しかし、図2のように、ソースに中間電圧 Vmid が与えられるNchTr22の基板電位を接地し、ソースに中間電圧Vmid が与えられるPchTr23の基板電位を電源電圧Vccにすると、動作速度が低下する。そのため、実施の形態11では、第1の動作回路及び第2の動作回路が高速に作動するがリーク電流が比較的多い高速モードと、第1の動作回路及び第2の動作回路が低消費電力で作動するが動作速度が遅い低消費電力モードとを設定し、外部からのモード切り替え信号MODEによって切り替えるようにしている。

【0142】これにより、第1の動作回路及び第2の動作回路を高速に作動させたいときは、外部からモード切り替え信号MODEを高速モードに設定することにより、第1の基板電位供給回路28が、NchTr22の基板電位を接地電位より高い任意の電圧に切り替える。また、第2の基板電位供給回路29が、PchTr23の基板電位を電源電圧Vccより低い任意の電圧に切り替える。そのため、NchTr22の閾値電圧Vthが下がり、PchTr23の閾値電圧Vthが上がって、それぞれの動作速度が上昇する。

【0143】第1の動作回路及び第2の動作回路の動作 速度が低速で良いときは、外部からモード切り替え信号 MODEを低消費電力モードに設定することにより、第 1の基板電位供給回路28が、NchTr22の基板電 位を接地電位に切り替える。また、第2の基板電位供給 回路29が、PchTr23の基板電位を電源電圧Vcc に切り替える。そのため、NchTr22の閾値電圧V thが上がり、PchTr23の閾値電圧Vthが下がっ て、それぞれのリーク電流が減少する。

【0144】図29は、第1の基板電位供給回路28の 構成例を示す回路図である。第1の基板電位供給回路2 8は、直列接続された3つの抵抗2907, 2908, 2909の、抵抗2907の他端にNchTr2913 のソースが接続され、抵抗2909の他端が接地されて いる。NchTr2913のドレインには電源電圧Vcc 10 が与えられ、ゲートには外部からのモード切り替え信号 MODEが与えられる。抵抗2907, 2908の接続 点には、他端に電源電圧Vccが与えられた容量2910 が接続され、抵抗2908,2909の接続点には、他 端が接地された容量2912が接続され、抵抗2908 には、容量2911が並列に接続されている。

【0145】 NchTr2913がオンのとき、抵抗2 908, 2909の接続点の、抵抗2907, 2908 と抵抗2909との電源電圧Vccの分圧は、第4基準電 圧Vref3として、OPアンプ2901の非反転入力端子 ヘ与えられる。NchTr2913がオンのとき、抵抗 2907, 2908の接続点の、抵抗2907と抵抗2 908, 2909との電源電圧Vccの分圧は、第5基準 電圧Vref4として、OPアンプ2902の反転入力端子 ヘ与えられる。

【0146】 OPアンプ2901の出力端子は、電源電 圧Vccがドレイン接続されたNchTr2903のゲー トへ接続され、OPアンプ2902の出力端子は、ソー ス接地されたNchTr2904のゲートへ接続されて いる。OPアンプ2901の反転入力端子とOPアンプ 30 2902の非反転入力端子とは、共通接続されたNch Tr2903のソースとNchTr2904のドレイン とに共通接続されている。NchTr2903のソース とNchTr2904のドレインとの共通接続点には、 他端に電源電圧Vccが与えられた容量2905と、他端 が接地された容量2906とが接続されている。

[0147] NchTr2903のソースとNchTr 2904のドレインとの共通接続点には、NchTr2 2の基板電位Vbnが生成される。NchTr2903, 2904の基板電位は接地されている。第4基準電圧V 40 ref3と第5基準電圧Vref4とは抵抗2907, 290 8,2909の比で決められる。ここで、第4基準電圧 Vref3と第5基準電圧Vref4との関係は、Vref4>Vre f3である。

【0148】第1の基板電位供給回路28は、NchT r2913のゲートに高速モード信号であるHレベルの モード切り替え信号MODEが与えられたとき、Nch Tr 29 1 3 がオンになり、第 4 基準電圧 V ref 3 と 第 5 基準電圧Vref4との間の電圧をNchTr22の基板電 位Vbnとしてを出力する。この状態で、NchTr22~50~ヘ与えられる。NchTr3013がオンのとき、抵抗

の基板電位Vbnが第4基準電圧Vref3よりも低下したと き、OPアンプ2901がそれを検出し、NchTr2 903をオンさせて、NchTr22の基板に電荷を供 給する。反対に、NchTr22の基板電位Vbnが第5 基準電圧Vref4よりも上昇したとき、OPアンプ290 2がそれを検出し、NchTr2904をオンさせて、 NchTr22の基板から電荷を引き抜く。

30

【0149】第1の基板電位供給回路28は、第4基準 電圧Vref3~第5基準電圧Vref4の電圧範囲(不感帯) では、2つのOPアンプ2901, 2902が作動しな い。この電圧範囲では、容量2905,2906の電荷 がNchTr22の基板電位Vbnを安定させるために使 われる。これによって、第1の基板電位供給回路28が 必要以上に過敏に反応することを押さえることができ

【0150】NchTr22の基板に容量2905と容 量2906とを付加しているのは、電源電圧Vccと接地 電位のレベルとが変動したときの影響を小さくし、Nc hTr22の基板電位Vbnを安定させるためである。容 量2905, 2906は、NchTr22の基板電位V bnを安定させるための十分な大きさを有し、また、大き さがほぼ同じである。また、容量2910, 2911, 2912も、第4基準電圧Vref3と第5基準電圧Vref4 とを安定させるのための十分な大きさを有している。 【0151】第1の基板電位供給回路28は、NchT r 2913のゲートに低消費電力モード信号であるLレ ベルのモード切り替え信号MODEが与えられたとき、 NchTr2913がオフになり、第4基準電圧Vref3 及び第5基準電圧Vref4が低下する。OPアンプ290 1がこれを検出し、NchTr2903をオフさせ、ま た、OPアンプ2902がこれを検出し、NchTr2 904をオンさせて、NchTr22の基板電位Vbnを 接地する。

【0152】図30は、第2の基板電位供給回路29の 構成例を示す回路図である。第2の基板電位供給回路2 9は、直列接続された3つの抵抗3007,3008, 3009の、抵抗3009の他端にNchTr3013 のドレインが接続され、抵抗3007の他端は電源電圧 Vccが与えられている。NchTr3013のソースは 接地され、ゲートには外部からのモード切り替え信号M ODEが与えられる。抵抗3007,3008の接続点 には、他端に電源電圧Vccが与えられた容量3010が 接続され、抵抗3008,3009の接続点には、他端 が接地された容量3012が接続され、抵抗3008に は、容量3011が並列に接続されている。

【0153】NchTr3013がオンのとき、抵抗3 008,3009の接続点の、抵抗3007,3008 と抵抗3009との電源電圧Vccの分圧は、第6基準電 圧Vref5として、OPアンプ3001の非反転入力端子

3007, 3008の接続点の、抵抗3007と抵抗3 008、3009との電源電圧Vccの分圧は、第7基準 電圧Vref6として、OPアンプ3002の反転入力端子 ヘ与えられる。

31

【0154】OPアンプ3001の出力端子は、電源電 圧Vccがドレイン接続されたNchTr3003のゲー トへ接続され、OPアンプ3002の出力端子は、ソー ス接地されたNchTr3004のゲートへ接続されて いる。OPアンプ3001の反転入力端子とOPアンプ 3002の非反転入力端子とは、共通接続されたNch Tr3003のソースとNchTr3004のドレイン とに共通接続されている。NchTr3003のソース とNchTr3004のドレインとの共通接続点には、 他端に電源電圧Vccが与えられた容量3005と、他端 が接地された容量3006とが接続されている。

[0155] NchTr3003のソースとNchTr 3004のドレインとの共通接続点には、PchTr2 3の基板電位Vbpが生成される。NchTr3003, 3004の基板電位は接地されている。第6基準電圧V ref5と第7基準電圧Vref6とは抵3007, 3008, 3009の比で決められる。ここで、第6基準電圧Vre f5と第7基準電圧Vref6との関係は、Vref6>Vref5で

【0156】第2の基板電位供給回路29は、NchT r3013のゲートに高速モード信号であるHレベルの モード切り替え信号MODEが与えられたとき、Nch Tr3013がオンになり、第6基準電圧Vref5と第7 基準電圧Vref6との間の電圧をPchTr23の基板電 位Vbpとしてを出力する。この状態で、PchTr23 の基板電位Vbpが第6基準電圧Vref5よりも低下したと き、OPアンプ3001がそれを検出し、NchTr3 003をオンさせて、PchTr23の基板に電荷を供 給する。反対に、PchTr23の基板電位Vbpが第7 基準電圧Vref6よりも上昇したとき、OPアンプ300 2がそれを検出し、NchTr3004をオンさせて、 PchTr23の基板から電荷を引き抜く。

【0157】第2の基板電位供給回路29は、第6基準 電圧Vref5~第7基準電圧Vref6の電圧範囲(不感帯) では、2つのOPアンプ3001,3002が作動しな い。この電圧範囲では、容量3005,3006の電荷 40 がPchTr23の基板電位Vbpを安定させるために使 われる。これによって、第2の基板電位供給回路29が 必要以上に過敏に反応することを押さえることができ る。

【0158】PchTr23の基板に容量3005と容 量3006とを付加しているのは、電源電圧Vccと接地 電位のレベルとが変動したときの影響を小さくし、Pc hTr23の基板電位Vbpを安定させるためである。容 量3005, 3006は、PchTr23の基板電位V bpを安定させるための十分な大きさを有し、また、大き 50

32 さがほぼ同じである。また、容量3010,3011. 3012も、第6基準電圧Vref5と第7基準電圧Vref6 とを安定させるのための十分な大きさを有している。 【0159】第2の基板電位供給回路29は、NchT r3013のゲートに低消費電力モード信号であるLレ ベルのモード切り替え信号MODEが与えられたとき、 NchTr3013がオフになり、第6基準電圧Vref5 及び第7基準電圧Vref6が上昇する。OPアンプ300 1がこれを検出し、NchTr3003をオンさせ、ま た、OPアンプ3002がこれを検出し、NchTr3 004をオフさせて、PchTr23の基板電位Vbpに 電源電圧Vccを与える。その他の実施の形態11のMO S ICの構成及び動作は、実施の形態1のMOS I Cの構成及び動作と同様であるので、説明を省略する。 【0160】実施の形態12. 図31は、本発明に係る MOS ICの実施の形態12の、ソースに中間電圧が 与えられたトランジスタの基板電位の他の供給方式を説 明するためのブロック図である。このMOS ICは、 PchTr23の基板電位Vbpが第2の基板電位供給回 路29aから与えられ、NchTr22の基板電位Vbn は第1の基板電位供給回路28 aから与えられている。 【0161】第1の基板電位供給回路28aは、ソース が接地されたNchTr311のドレインと、ドレイン が中間電圧ノードに接続されたNchTr312のソー スとが接続され、その接続点にはNchTr22の基板 が接続されている。第2の基板電位供給回路29aは、 ソースに電源電圧Vccが与えられたPchTr314の ドレインと、ドレインが中間電圧ノードに接続されたP chTr313のソースとが接続され、その接続点には PchTr23の基板が接続されている。NchTr3 11及びPchTr313のゲートにはモード切り替え 信号MODE-Hが与えられ、NchTr312及びP

【0162】第1の基板電位供給回路28aは、Nch Tr311のゲートに低消費電力モード信号であるHレ ベルのモード切り替え信号MODE-Hが与えられたと き、NchTr311がオンに、NchTr312がオ フになり、NchTr22の基板電位Vbnは接地され る。このとき、第2の基板電位供給回路29aは、Pc hTr313がオフに、PchTr314がオンにな り、PchTr23の基板電位Vbpには電源電圧Vccが 与えられる。

chTr314のゲートにはモード切り替え信号MOD

E-Hの反転信号MODE-Lが与えられる。

【0163】第1の基板電位供給回路28aは、Nch Tr311のゲートに高速モード信号であるLレベルの モード切り替え信号MODE-Hが与えられたとき、N chTr311がオフに、NchTr312がオンにな り、NchTr22の基板電位Vbnには中間電圧Vmid が与えられる。このとき、第2の基板電位供給回路29 aは、PchTr313がオンに、PchTr314が

オフになり、PchTr23の基板電位Vbpには中間電圧Vmid が与えられる。その他の実施の形態12のMOSICの構成及び動作は、実施の形態11のMOSICの構成及び動作と同様であるので、説明を省略する。尚、上述した実施の形態11,12では、基板電位の種類を各2種類として記述したが、高速モード、低消費電力モードの他にもモードの種類を加えて、基板電位の種類を各3種類以上としても良い。

【0164】尚、上述した各実施の形態では、単純化のために、第1動作回路及び第2動作回路をそれぞれイン 10バータ1つ宛で説明したが、第1動作回路及び第2動作回路の規模がより大きい場合でも同様のことが言える。また、上述した各実施の形態では、電源電圧Vcc及び接地電位間を髙圧側レベルと低圧側レベルの2分割にした例を述べたが、3つ以上に分割することも可能である。分割数が多くなると、さらに電流を有効に再利用することができる。また、3つ以上に分割した場合、任意の中間電圧のノードの電位をMOS IC外部から供給しても良い。そうすることによって、MOS IC内部で生成する中間電圧のノードにおいて、外部から電圧供給されるノードを挟んで電源電圧Vcc側にあるノードと接地電位側にあるノードとが影響しあわないようにできる利点がある。

[0165]

【発明の効果】本発明の第1発明に係るMOS集積回路によれば、簡単な回路構成で消費する電流を再利用できるように構成したので、安価に低消費電力のMOS集積回路を実現できる。

【0166】第2発明に係るMOS集積回路によれば、 外部から与えられる中間電圧のノードを挟んで、第1電 30 圧側にある中間電圧ノードと第2電圧側にある中間電圧 ノードとが影響し合わないようにできる。

【0167】第3発明に係るMOS集積回路によれば、 簡単な回路構成で消費する電流を再利用できるように構 成したので、安価に低消費電力のMOS集積回路を実現 できる。また、ノード安定化回路が、中間電圧ノードの 電圧を第1の基準電圧ノードの電圧に安定させることが できる。

【0168】第4発明に係るMOS集積回路によれば、 第1電圧及び第2電圧が変動した場合の影響を小さくで 40 きる。

【0169】第5発明に係るMOS集積回路によれば、 ノード安定化回路は、必要以上に過敏に反応することを 抑制できる。

【0170】第6発明に係るMOS集積回路によれば、 ノード安定化回路は、外部から基準電圧を与える必要がない。

【0171】第7発明に係るMOS集積回路によれば、 ノード安定化回路は、基準電圧を容易に調節することが でき、動作マージン等で問題が生じた場合でも対応が可 50

能である。

【0172】第8発明に係るMOS集積回路によれば、 ノード安定化回路は、第1電圧及び2電圧が変動した場 合の影響を小さくできる。

【0173】第9発明に係るMOS集積回路によれば、第1の動作回路及び第2の動作回路は、それぞれが有するトランジスタの駆動能力が安定しまた増大する。また、それぞれが有するトランジスタのリーク電流が減少する。また、それぞれが有するトランジスタの配置が容易である。

【0174】第10発明に係るMOS集積回路によれば、第1の動作回路は、第1電圧及び中間電圧間で作動できる。また、第2の動作回路は、第1電圧及び中間電圧間で作動できる。

【0175】第11発明に係るMOS集積回路によれば、第1の動作回路及び第2の動作回路は、外部との信号の授受を行うことができる。

【0176】第12発明に係るMOS集積回路によれば、第1のクロックドライバ回路と第2のクロックドライバ回路とは、反転波形の電圧で作動し、それぞれに流れる電流が相殺し合って、消費電力が減少する。

【0177】第13発明に係るMOS集積回路によれば、第1のクロックドライバ回路及び第2のクロックドライバ回路は、それぞれに流れる電流が相殺し易くなり、消費電力が減少する。

【0178】第14発明に係るMOS集積回路によれば、第1のクロックドライバ回路及び第2のクロックドライバ回路は、それぞれの配線に寄生する負荷容量を等しくできる。また、中間電圧ノードへの電荷供給において、配線抵抗に起因する遅れが生じ難くなる。

【0179】第15発明に係るMOS集積回路によれば、第1の動作回路及び第2の動作回路は、それぞれに流れる電流が相殺し合って、消費電力が減少する。

【0180】第16発明に係るMOS集積回路によれば、第1のビット部分と第2のビット部分とは、それぞれに流れる電流が相殺し合って、消費電力が減少する。

【0181】第17発明に係るMOS集積回路によれば、ドライバそれぞれに流れる電流が相殺し合って、消費電力が減少する。

【0182】第18発明に係るMOS集積回路によれば、メモリそれぞれに流れるメモリに対するアクセスが無い場合のスタンバイ電流等が相殺し合って、消費電力が減少する。

【0183】第19発明に係るMOS集積回路によれば、中間電圧ノードへの電荷供給において、配線抵抗に起因する遅れが生じ難くなって、消費電力が減少する。

【0184】第20発明に係るMOS集積回路によれば、中間電圧ノードへの電荷供給において、配線抵抗に起因する遅れが生じ難くなって消費電力が減少する。

【0185】第21発明に係るMOS集積回路によれ

ば、中間電圧ノードへの電荷供給において、配線抵抗に 起因する遅れが生じ難くなって消費電力が減少する。

35

【0186】第22発明に係るMOS集積回路によれ ば、第1の動作回路及び第2の動作回路は、それぞれに 流れる電流が相殺し合って、消費電力が減少する。

【0187】第23発明に係るMOS集積回路によれ ば、中間電圧ノードへの電荷供給において、配線抵抗に 起因する遅れが生じ難くなって、消費電力が減少する。

【0188】第24発明に係るMOS集積回路によれ ば、基板電位の値に応じた漏れ電流の大小と動作速度の 10 び配置例を示す回路図である。 髙低とを勘案した、動作回路の動作態様に応じて、基板 重位を切り替えることができる。

【0189】第25, 26発明に係るMOS集積回路に よれば、基板電位の値に応じた漏れ電流の大小と動作速 度の高低とを勘案した、第1の動作回路及び第2の動作 回路の動作態様に応じて、それぞれが有する、ソースに 中間電圧が与えられるトランジスタの基板電位を切り替 えることができる。

【図面の簡単な説明】

本発明に係るMOS ICの実施の形態1の 20 【図1】 構成を示すブロック図である。

本発明に係るMOS ICの電源供給方式に 【図2】 ついて説明するためのブロック図である。

中間電圧用電源の構成例を示す回路図であ 【図3】 る。

【図4】 第1動作回路及び第2動作回路の出力波形を 示す波形図である。

中間電圧用電源の構成例を示す回路図であ 【図5】 る。

第1動作回路及び第2動作回路の出力波形を 【図6】 示す波形図である。

中間電圧用電源の構成例を示す回路図であ 【図7】 る。

第1レギュレータの構成例を示した回路図で 【図8】 ある。

第2レギュレータの構成例を示した回路図で [図9] ある。

【図10】 クロックバッファ回路に本発明に係るMO S ICを適用した実施の形態の構成を示す回路図であ る。

【図11】 レベル変換回路の構成例を示す回路図であ る。

レベル変換回路の構成例を示す回路図であ 【図12】 る。

レベル変換回路の構成例を示す回路図であ 【図13】 る。

レベル変換回路の構成例を示す回路図であ 【図14】 る。

インバータの構成例を示す回路図である。 【図15】

【図16】 インバータの構成例を示す回路図である。

【図17】 図10に示す回路の高圧側レベルのクロッ クと低圧側レベルのクロックの波形を示す波形図であ

36

図10に示す回路の高圧側レベル及び低圧 【図18】 側レベルの各回路での電流の消費量を示す波形図であ

中間電圧モードの中間電圧の同様を示す波 【図19】 形図である。

【図20】 実施の形態5に係るMOS ICの構成及

【図21】 バスドライバに本発明に係るMOS IC を適用した実施の形態の構成を示す回路図である。

トライステートバッファの構成例を示す回 【図22】 路図である。

【図23】 トライステートバッファの構成例を示す回 路図である。

【図24】 フルアソシアティブのキャッシュメモリに 本発明に係るMOSICを適用した実施の形態の構成を 示すブロック図である。

フルアソシアティブのキャッシュメモリに 【図25】 本発明に係るMOSICを適用した他の実施の形態の構 成を示すプロック図である。

【図26】 データパスレイアウトに本発明に係るMO S ICを適用した実施の形態の構成を示す配置図であ る。

【図27】 MOS IC全体に本発明を適用した実施 の形態の構成を示すブロック図である。

ソースに中間電圧が与えられたトランジス 【図28】 タの基板電位の供給方式を説明するためのブロック図で ある。

第1の基板電位供給回路の構成例を示す回 【図29】 路図である。

第2の基板電位供給回路の構成例を示す回 【図30】 路図である。

ソースに中間電圧が与えられたトランジス 【図31】 タの基板電位の他の供給方式を説明するためのブロック 図である。

従来のMOS ICのCの電源供給方式に 【図32】 ついて説明するためのブロック図である。

40 【符号の説明】

1, 1b MOS IC、27, 27a, 27b 中間 電圧用電源(ノード安定化回路)、28,28a 第1 の基板電位供給回路、29,29a 第2の基板電位供 給回路、71 第1レギュレータ、72 第2レギュレ - タ、101 第1レベル変換回路、102,105, 110~113 バッファ回路、103 第3レベル変 換回路、104 第2レベル変換回路、106 第4レ ベル変換回路、107 インバータ、108 第1のク ロックドライバ回路、109 第2のクロックドライバ

2601 データパス、2701 高圧レベル 50 回路、

側動作部分(第1の動作回路)、2702 低圧レベル 側動作部分(第2の動作回路)、Vcc 電源電圧、Vmi


37


d 中間電圧、Vref 第1基準電圧(基準電圧)、V ref1 第2基準電圧、Vref2 第3基準電圧。

【図1】


【図2】

【図4】






21.23: Pチャネル形トランジスタ 22.24: Nチャネル形トランジスタ Vcc: 電子電圧




【図3】

【図5】




33,34; Nチャネル形トランジスタ 30,35,38,39; 容量 Vref:第1基準電圧 Vmld:中間電圧




503,504:Nチャネル形トランジスタ 505,509〜512:春重 506〜508:抵抗 Vref1:第2基準電圧 Vref2:第3基準電圧

【図6】

【図7】







70.73.77~78;四量 74~76:抵抗

[図8]






801,802,807 : Pチャネル形トランジスタ 803~806,808: Nチャネル形トランジスタ




901.902.906.907: Pチャネル形トランジスタ 903~805.908 : Nチャネル形トランジスタ

【図11】

【図10】




101:第1レベル変換回路 104:第2レベル変換回路 103:第3レベル変換回路 106:第4レベル変換回路 102.105.110~113:パッファ回路 107:インパータ 108:第1のクロックドライパ回路 109:第2のクロックドライパ回路




1 1 1 , 1 1 2 ; Pチャネル形トランジスタ 1 | 3 , 1 1 4 ; Nチャネル形トランジスタ

【図15】

【図16】




151:Pチャネル形トランジスタ 152:Nチャネル形トランジスタ




161:Pチャネル形トランジスタ 182:Nチャネル形トランジスタ

【図12】



121.122:Pチャネル形トランジスタ 123.124:Nチャネル形トランジスタ

【図13】




` 1 3 1 , 1 3 2 ; Pチャネル形トランジスタ 1 3 3 , 1 3 4 ; Nチャネル形トランジスタ

3201


【図32】

【図14】




141.142;Pチャネル形トランジスタ 143.144;Nチャネル形トランジスタ


【図17】




【図22】




【図29】



【図18】





【図19】



[図20]

【図21】







2100~2163:パスドライバ

【図23】


【図26】






2601:データパス


[図24]




[図25]



【図28】




【図27】



2701;第1動作問路 2702;第2動作問路

[図30]



【図31】

